01- 4-13; 20:02 Searching PAJ ;日本技能貿易 I P等研

;613 5561 3650 # 24/ 32

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-161820

. (43)Date of publication of application: 21.06.1990

H03K 19/177

G06F 7/00 H03K 19/0175

(21)Application number: 01-206398

(71)Applicant: KAWASAKI STEEL CORP

(22)Date of filing:

09.08.1989

(72)Inventor: KAWANA KEIICHI

(30)Priority

(51)Int.CL

Priority number: 63225276

Priority date: 08.09.1988

Priority country: JP

# (54) PROGRAMMABLE INPUT/OUTPUT CIRCUIT AND PROGRAMMABLE LOGIC ELEMENT

(57)Abstract:

PURPOSE: To directly fetch the external signals to an internal bus by using an input buffer to transmit the external input signal to an input/output terminal or an input terminal.

CONSTITUTION: An input/output terminal 40 is connected to the bus of an internal logic circuit, and the states of input buffers 44 and 48 are switched so that the external input signal is transmitted to the terminal 40 or an input terminal 42. Thus the external input signal is transmitted to the terminal 40 via the buffer 44 then inputted directly to the bus of an internal logic circuit. Then it is possible to perform the highly efficient transfer of signals between the internal and external buses of an integrated circuit.




Fig. 1

X2ITC 107493

http://www1.ipdl,jpo.go.jp/PA1/result/detail/main/wAAAa04714DA402161820P2.htm 01/04/13 .

⑩日本国特許庁(JP)

10 符許出版公開

#### ◎公開特許公報(A) 平2-161820

Mint CL'

部別記号

厅内整理部分

❷公開 平成2年(1990)6月21日

H 03 K 19/177 G 06 F 7/00 H 03 K 19/0178 7/00 19/0175 7328-5 J..

19/00

101 S

の発明の名称

プログラマブル入出力回路及びプログラマブル論理素子

頭 平1-208399 匈行

题 平1(1989)8月9日 包出

優先権主張

②昭62(1988) 9月8日國日本(JP)切特期 昭63-225276

千菜児千菜市川岭町1番地 川崎蜘蛛株式会社技術研究本 部内

明

兵庫県神戸市中央区北本町道1丁目1至28号

川崎觑跌株式会社 **砂出 斑 人** 

外2名

弁理士 高 矢 論 四代 理 人

1. 狂明の名称

プログラマブル入出力回路及び

プログラマブル段取集学

2. 特許請求の延囲

(1) プログラマブルな孫敬國路に用いられる外 部回席と内部数項四路との間のインタフェースを 行うためのプログラマブル入出力回路において、

内部論理例及のバスに投稿される入出力増予と、 内部近理回路のプログラマブルな配数に投続さ れる入力増テと、

外部からの入力信号を、関配入出力信子又は入 カペテのいずれかに伝えるための、トライステー ト段堅を才する入力パツフアと、

前記入出力以子に伝えられる内部類項回路から の出力信号を外部に伝えるための、トライステー ト状虫を有する出力パツファと、

を促えたことを特徴とするプログラマブル入出 力四路。

(2) プログラマブルな入出力回路プロツクを持

つアログラマブルな糸及回路において、

前記入出力回路プロックに設けられた入出力初 四用端子と、

重気的に伝統をプログラミング可能な配数係及

イネーブル初四入刀昭子を封つトフィステート バツフナとを合み、

抜トライステートパツファのイネーブル町四を、 **前記入出力回路プロック内で発生した制御信号に** より行うことを特征とするプログラマブル論環境

3. 発明の詳細な規則

【庄菜上の利用分野】

本元明は、アログラマブルな気弦回路に用いら れる外部回路と内部設理回路との頭のインタフェ ースを行うためのプログラマブル入出力回路及び 数入出力回路を含むアログラマブル論理数子に係 り、特に、ユーザが平元で任意の回路をな気的に プログラム可能なアログフマブル段源学子に用い るのに好透な、抵抗回路内部のパスと集役回路外

-109-

X2ITC 107494

#### 持開平2-161820 (2)

却のバスとの間で、日子の授受を効率及く行うことが可能なプログラマブル入出力回路及びは入出 カ四郎を含むプログラマブル為理策子に関するものである。

【従来の独特】

従来より、ユーザが争允において任本の始極回 時を失双可能に招成された共及回路であるアログ タマブル論現券子(以下、PLDと称する)が知 もれている。

このPLDは、主に、ユーザ独自の設理を構築するためのコンフィグラブルなアログラマアル治理要素(以下、PLEと称する)と、数PLEのは四風配及び内部配数の投稿を決定するための問路は取定費用のメモリ・セルと、数型の外部回路と内部治理回路(PLE)との間のインタフェースを行うためのアログフマブル入出力ブロック(以下、10Bと称する)と、から構成されている

前記10月35は、例えば第7四に示す如く、 内容数項目的のバスに扱収される出力等子12と、

る 2 つの回路 既既定数メモリ・セル(図示会局) によつて、文は、出力財政婦子 2 6 に加えられる I O B 出力財政信号によつて罰知される 3 入力マ ルチプレクサ 2 8 とを含んでいる。

一方、PLD内部にバスを設けることに関して は、例えば、「Bloctronic Design July 11, 1985」の111耳に関示されている。

#### 【発明が空成しようとする設題】

しかしながら、いずれにしても、使染は、Pし D内ののPLEを選出するパスと、PしD外部の パスが浸波される入出力ピンが独立しており、し かも、入力場子と出力関子が失速ではないので、 ボード上に構成されたパス上の信号(紫双回路外 の信号)を、無限回路(PLD)内のパスに匹型 取り込むことは国数であり、他の信号段略を利用 して入れる必要があった。従って、外部の体理回 路30のパス31と当域PLD32内部の体理回 路(PLE)34のパス36を仮でするに際して、 世来は、例えば第8回に示す如く、外部からの信 号を、例えば第7回に示したような初成の10B

内部出座四路のアログラマブルな配数に収点され る入力超テ14と、外部回路に接続されるパッド 16と、例えばTTL(1.47)レベルとCM OS (2.5V)レベルとの間で互換性を保つよ うに、スレツシユポールドを校出して、パツド1 6に印加された外部后今を内部設施レベルに変換・ するための入力パツファ18と、飲入力パツファ 18の出力をラツチするための、例えばエツジ・ トリガ気のDフリツア・フロツア2Dと、予め容 さ込まれたメモリ・セル(因示な略)の内容に従 つて、哲記入力パツフア18の出力又は暫記Dフ リツア・フロツア20出力のいずれか一方を群記 入力ペテ14に伝えるためのプログフマブルな2 入力マルチプレクサ22と、放記出力超子12に 伝えられる。 高ファンアウトのCMOS叉はTT レレベルの出力に分を、別定の脳動式はに実換し てガ記パツド16に伝えるための出力パツファ2 4と、は出力パツフア24を、そのパツフアのオ ン又はオフによつて、あるいは内部沿型回路のト . ライステート・パツフア・コントロールを耳状す

35を介して、一旦プログラマブルな配数37に、 入力し、配数状態を切取えるためのスイツチ38 を含む以プログラマブル配数37を経由して内部 は理回路34に入れる必要があり、中能する余子 なが多くなり、動作に時間がかかつて、ほうの役 ダモ効平氏く行うことができないという周囲点を すしていた。

平発明は、可配征来の同題点を影消するべくなされたもので、集权回路外部の信号を、集積四路外部の信号を、集積四路内部のパスに直接取り込むことができるプログラマブル入出力回路及び取入出力回路を含むPLDを提供することを課題とする。

#### 【舞蹈を達成するための手段】

本発明は、プログラマブルな生意回路に用いられる外が四時と内部で四回路との向のインタフェースを行うためのプログラマブル入出力回路において、内部放政回路のパスに接続される入出力市テと、内部取団回路のプログラマブルな証拠に接続される入力地子と、外部からの入力にみを、行記入出力場子又は入力地子のいずれかに伝えるた

#### 特問平2-161820 (3)

のの、トライスケート状態を育する入力パツファ と、 訂記入出力昭子に伝えられる内部論理回路からの出力ほ子を外郊に伝えるための。 トライステート状態を有する出力パツファとを値えることにより、前記員類を連成したものである。

本先明は、又、プログラマブルな入出力回路プロツクを行つプログラマブルな承祖回時において、内記入山力回路プロツクに設けられた入出力切り用電子と、電気的に投稿をプログラミング可能な記録手段と、イネーブル切削入力率子を持つトライスナートバッフアとを含み、数トワイステートバッフアのイネーブル切削を、前記入出力回路プロツク内で発生した制御信号により行うようにして、前記亞皿を速収したものである。

#### 【熟明の作用及び効果】

本発明においては、近1四に例示する如く、内部は四回時のバスに依認される入出力場ティッを確え、入力バッファイイ、48の状瓜を切扱えることによって、外部からの入力は今を、可能入出力場ティッのいずれかに伝える

おに本充明に係るプログラマブル入出力回路を使用する四に利点の大きなPLDは、パスラインを内配している。とこうが、設パスワインは、他の配線交流に比べ済車を延が大きく、従って、NMOSトランジスタ104を通して駆励することは動作速度の低下に効がる。

そこで、本発明に成るPLDでは、第3図に例示する如く、10880とパスラインとして使用する配及契禁102同にトライステートパツファ106を設けて、那動能力を高めている。従って、 動作速度を向上することができる。その際、トライステートパツファ106のイネーブル信号をI OB80的から供給して、信号の方向を決定する ことができる。

#### 【吴施图】

以下、図面を参照して、本発明の契数例を詳細に説明する。

本発明に係るプログラマブル入出力回路の第1 次級例は、第1回に示した如く、内部論理回路の パスに投続される入出力(IN/QUT)端子4 ことができるようにしている。 役つて、前紀入力 パツファイイにより、外部からの入力信号を解記 入出力端ティロに伝えるようにして、外部からの 入力信号を、内部前辺回路のパスに正接入力する ことができる。よつて、盆及回路内部のパスと集 和回路がおのパスとの間で、信号の接受を効率具 く行うことができる。

一方、無限回路外部のほ子を無限回路内のバスに世投取り込む必要がない場合には、的記入力バツファ48により、外部からの入力に分が可定入力場テ42に伝えられるようにして、使来のアログタマブル入出力回路と同等の機能を存たせることができる。

ス、本発明に係るアログラマブル入出力回路をPLDに適用した場合、入出力回路ブロック(IOB)80の信号隔子40とPLD30円の配数要第102間の接続は、第2回に示す如く、NMCSトランジスタ104によって行うのが過去である。しかしながら、PLD30円の配数要素102は、長冬、日由に変にいくつかの複類があり、

0と、内部論理回路のアログラマブルな配ね (図 示省時)に投稿される入力(IN/CE)畑子4 2 と、無位国路の外部国路に投収されるパッド1 6と、試パツド16に印加された外部は分を、7 TL又はCMOS論理レベルから内部論理レベル に交換する入力パツァア18と、以入力パツァア 18の出力を、対記入出力超テ40に伝えるため の、トライステート状形をずするお1の入力パツ ファ 4 4 と、対記入カパツファ 1 8 の出力を前記。 入力燃子12に伝えるための、例えば不知孔台記 他回路で構成されたメモリ・セルMの記位内がに よつてオンオフ状瓜が削切される、トクイステー ト状瓜を守する第2の入力パツフア48년、可認 入力塩子42から入力される、チツア・イネーブ ル(CE)はサスはアースは守のいずれか一方を 選択して、前距入力パツファ44の状態対域信号 とする、メモリ・セル(図示名略)が内配された 2入刀マルナブレクサ50と、町記入出刀略予4 0 に伝えられる内部路項回路からの出力后号を加 記パツド16に伝えるための、内部数取回数から

#### 特別平2-161820 (4)

出力可切成子26に印知されるアウトアット・イネーブル (OE) 69によりオンオフ状成が初知される、トライステート状体を有する出力パッフア24とから初成されている。

以下、毎1美雄例の作用を説明する。

土ず、集役回路外部の信号を築役回路内のバス に匹投取り込む必要のない运常時は、前記入力が ファイイをオフとし、入力バファイイをオフとし、インド16に入力された外 むはみが、入力バツァア18及び48を介して、 がは日子が、入力バツァア18及び48を介して、ル がは子42から内部と回路のアログラから たた数では、入り、内部設理回路の としたが、入り、アインでは、内部設理回路の としたが、入力が、大力に では、大力は では、大力は では、大力は では、大力は では、大力は では、大力に では、大力に では、大力に では、大力に では、大力に では、大力に では、大力に では、大力に では、大力に でいる。 でい。 でいる。 で

一方、抗君回路外部の信号を共被回路内部のパスに武装取り込む必要がある場合には、前記入力パツファ44をオンとし、前記入力パツファ48

をオフとする。すると、入出力電子 9 0 が内部 10 型回路のパスに存続され、入出力 6 号が放入出力 電子 4 0 を介して、入力時には出力パツファ 1 8 及び 4 4 を延て、出力時には出力パツファ 2 4 を を て パンド 1 6 に 反えられることに なり、 平 被回路外部のパスと 本 初回路内部のパスとの間で信号の受えを 効率 足く行うことが 可能となる。

本実施的においては、荷瓜が使めて無的である。 なお、TTLレベルとCMOSレベルの間で互換 性を及つ必要がない場合には、入力パツファ18 を実践することもできる。

次に、第4図を参照して、本発明に係るアログ ラマブル入出力回路の第2次域例を評細に説明する。

この第2突独倒は、可配節1突地例と同様のパッド16、メモリ・セル州を体えたスカバッファ18、此刀呵呵(TS)嗎子26、延接入出刀(Direct In)用の入出力増テ40、通常(Registered In 又はInternal Bus TriーState)用の入刀烟子42、スのパツファ44、メモ

リ・セルガを曝えた入力パプフナ48、2入力マ ルチプレクサラロモ反えたプログラマブル入出力 回路において、更に、パツド16の電位を、無体 ち中に企図は圧さで対ち上げるためのアルナツァ 低抗51及び肽アルアツア爆抗51をオンオッナ るためのメモリ・セルMを内皮したパストランジ スタ52と、取記入力パツフア18出力の入力店 **今をラツチするためのDフリツア・フロツア20** と、放口プリツア・フロツア20の出力は号Q又 は可記入刀パツフア18の出力のいすれか一方を **巡択するための2入力マルチプレクサ22と、钛** 2入力マルチプレタナ22の出力を、必要に応じ て反応して収記入力パツファ48に入力するため の、メモリ・セル以をほえたエクスクルーシブロ Rゲート54と、放記2入力マルチプレクサ50 の出力で、必要に応じて反転して対記入力パック ア44に状態制御食母として入力するための。メ モリ・セルMをほえたエクスクルーレプORゲー トラ6と、世紀入力パツファ18の以力伝子を、 必要に応じて反転して前記入力パツファ44に入

刀するだのの、メモリ・セルMを成えたエクスグ ルーシブロRゲート58と、前記蔵坊用入出力地 テ40から映立された、通常用の出力増子60と、 試出力項子 60 から入力される出力は分をラッチ するためのDフリツア・フロファ62と、20ファ リツア・フロップ62の出力区号の、前記出力程 午60の信号。又は取記入出力助子40の信号の いずれか1つを選択して出力するための、3入力 マルデアレクサ64と、試3入力マルチプレクサ 5 4 の出力を、必要に応じて反転して耐記出力バ **ツフア24に入力するための、メモリ・セルMを** ほえたエクスクルーシブロスゲート66と、前記 出力羽仰原子26に印加される区分を、必要に応 じて反転して可配出力パツファ24に状態制御信 号として入力するための、メモリ・セルMを値え たエクスクルーシブORゲート68と。リセツト 后令が入力されるリセット処子70と、グローバ ル・リセクトほうが入力をれるリセツト処子73 と、駄リセツト選子70又は72に印加される店 号の追離和の否定を、前記Dフリツア・フロツア

#### 

20及び62にリセットに写Rとして入力するためのNORゲートアイと、町配Dフリップ・プロップ62に第1のクロック信号にした1を入力するためのクロック電子76と、前距Dフリップ・フロップ20にクロック信号にした2を入力するためのクロック端子78とを関えたものである。

他の点及び基本的な作用に関しては、打記年1 実験例と同様であるので説明は寛配する。

この第2英雄別においては、アルアツア越投51、ラッチ用のDフリツブ・フロツア20、62、は号郡択用のマルチブレクサ22、50、64、 合号反転用のエクスクルーシブORゲート54、56、58、66、68、 遠常用の出力超子60、2つのクロツク超子76、78 年を付加し、これらをアログラマブルに利用可能としているので、汎用性が型に高い。

本来明に氏る10月80は、第5回に示す如く、 内部自2回路を研放するPLE34、スイツチス テーション(55)84及びパス36を全むもの に変用され、例えば10月80の思力がアルアン

用窓子110、及び、入力物が信号発生子段11 2、出力制が信号発生手段114が設けられたIOB80と、パスラインとして使用する。 生気的 に接及をプログラミング可能な配線要乗102と、 イネーブル制即入力場子を打つトライステートパッファ106とを唱え、はトライステートパッファ106とを唱え、はトライステートパッファ106のイネブール制即を、前記10BB0円の入力制仰信号先生手段112で発生した制即信号により行うようにしたものである。 図において、

本表施例によれば、配絃要数102の彫動能力が高められるので、PLD30の動作選及を向上することができる。

#### 4. 図面の簡単な説明

新1回は、本発明に55をプログラマブル入出力 回路の新1実地例の初散を示す回路図。

那2回は、平発切に係るプログフマブル入出力 回路を含むPLDの比較例の協成を示すプロツク 報図、

第3図は、太孔明に係るPLDの実施例の構成

プロは88を介して弁バス36には投資にされている。

たか、 新 5 図に 収 終で 門示する 如く、 各 P L B 3 4 と スイッチステーション 8 4 回 住内 8 配 表 9 0 に よ つて 相 工 に 並 飲 さ れ て い る。

なな、英祖回路内部のバス36とPLB34を トタイステートのバツファを介して無終してもよ い

本元明に成るプログラマブル入出力回路によれに、健疾例による前出郊日辺に対して。 並ら間に示す如く、外部の応報回路(PLD)30を逃歩するバス31が、本預明によるIOB80のみをかして、PLD32内部のPLB34のバス36と提記される。使つて、PLD32(英歌回路)内部のバス36と外部のバス31の間で、ほ今の担発を効平長く行うことができる。

次に、本発明に係るプログラマブル入出力回路 で含むPLDの実施例を詳細に説明する。

本文施例は、前出年3回に示した如く、PLD30において、入力が切削率千108、正力制御

を示す。プロック級国、

第4回は、本発明に低るプログラマブル入出力 回転の第2実施例の様成を示す回路図、

あり回は、本元明に成るアログラマブル入出力 回路が用いられるPLDの全体特成の何を示す平 派別

第7回は、従来のアログラマブル入出力回路の 特成の例を示す回路回。

第8回は、従来のプログラマブル入业力回路に よる、外部のバスとの登録状態を示す回番回であ る。

16-47F.

18、44、485人力パツフア、

24~旦カバツマア、

26...出力初饭期子、


31、36…バス、

-113-

### **特開平2-161820 (6)**


- 34ープログラマブルは歴史命(PLE)、
- 40元人出力带子。
- 42~入力以子、
- 50…2入刀マルチアレクサ、
- 80…アログラマアル入出力ブロツク(IOB)、
- 84ースイッチステーション(SS)、
- 102…配位英女(バスフイン)、
- 104ーNMOSトランジスタ、
- 106~トライステートバツファ、
- 108 --- 入力如如用邓子、
- 110…出力划伊用塌乎、
- 112 ... 入力都何因号発生手段、
- 114 ··· 出力则如反身是生手段。


作理人 高 矢 始 松 山 之 佛



第 1 図

#### 第 2 図







-114-

X2ITC 107499

#### 特別デ2~161820(ア




## 第 5 図



-115-

X2ITC 107500

## 排刷平2-161820 (8)



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: \_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.